HIERARCHY STRUCTURE NEUTRAL NET

√ Publication number: JP2064787

/Publication date:

1990-03-05

Inventor:

TSUZUKI HIROYUKI; ENDO SHUICHI; KAWASAKI TAKASHI; MATSUDA TOSHIHARU; ASAKAWA KAZUO; KATO HIDEKI; YOSHIZAWA HIDEKI; ICHIKI HIROMOTO; IWAMOTO HIROSHI; TSUCHIYA

CHIKARA; ISHIKAWA KATSUYA; SUGIURA

YOSHIHIDE

Applicant:

FUJITSU LTD

Classification:

- international:

G06G7/60; G06F15/18; G06N1/00; G06N3/02;

G06N3/04; G06G7/00; G06F15/18; G06N1/00;

G06N3/00; (IPC1-7): G06F15/18; G06G7/60


- European:

Application number: JP19880215102 19880831 Priority number(s): JP19880215102 19880831

Report a data error here

Abstract of JP2064787

PURPOSE:To equivalently form the neutral net of hierarchy structure by setting the plural units of neuron models, forming the unit set of a single layer and using the unit set of single layer structure with time-sharing and multiplexing. CONSTITUTION:A unit 5 of the neuron model generates a product with digital weighting data 4 from an external part for a time-sharing and multiplexing analog signal 3. Then, the product is integrated by being added through a capacitor with the time-sharing. A single layer unit set means 6, which sets plural units 5 and forms the unit set of the single layer, can output a voltage to pass through a non-linear output function with the timeshapring. A feedback means 7 feeds back the output of the single layer unit set means 6 to the input part of the same single layer unit set. A control means 8 multiplexes the analog signal, which is outputted from the single layer unit set means 6, from each unit 5 with the time-sharing and further executes control to use the single layer unit set means 6 through the feedback means 7 with the time-sharing and multiplexing. Thus, the neutral net can be constituted.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 特 許 公 報 (B 2)

(11)特許番号

第2679730号

(45)発行日 平成9年(1997)11月19日

(24)登録日 平成9年(1997)8月1日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			技術表示箇所
G 0 6 G	7/60			G 0 6 G	7/60		
G06F	15/18	5 2 0		G06F 1	5/18	5 2 0 Z	

請求項の数2(全 16 頁)

(21)出願番号	特願昭63-215102	(73)特許権者 9	99999999
		1	了士通株式会社
(22)出願日	昭和63年(1988) 8月31日	#	京川県川崎市中原区上小田中4丁目1
(=-, (, (, (, (, (, (, (,		#	全1号
~(65)公開番号	特開平2-64787		- B築 裕之
	平成2年(1990) 3月5日	(-) > - >	练川県川崎市中原区上小田中1015番地
、(43)公開日	平成2年(1990) 3 A 3 B	P	富士通株式会社内
		(72)発明者 遂	a藤 秀一
		*	奈川県川崎市中原区上小田中1015番地
			富士通株式会社内
		(72)発明者 リ	倫 貴
			奈川県川崎市中原区上小田中1015番地
		·	富士通株式会社内
		(74)代理人 #	押生 大管 義之 (外1名)
		審査官	河 浩
			最終頁に続く

(54) 【発明の名称】 階層構造ニューラルネット

1

(57)【特許請求の範囲】

【請求項1】複数のニューロンモデルを相互に接続することにより形成されるニューラルネットにおいて、時分割多重化アナログ信号(3)を外部からのデジタル重みデータ(4)との積を生成し、かつその積を時分割的にコンデンサを介して加えることにより積分し、非線形出力関数を通した電圧を時分割的に出力することを可能とするニューロンモデルのユニット(5)を複数設置して単層のユニット集合を形成する単層ユニット集合手段(6)と、

前記単層ユニット集合手段(6)の出力を同じ単層ユニット集合の入力部に帰還する帰還手段(7)と、

前記単層ユニット集合手段(6)から出力される各ユニット(5)からのアナログ信号を時分割多重化し、さらに前記帰還手段(7)を介して前記単層ユニット集合手

2

段(6)を時分割多重使用するための制御を実行する制御手段(8)とを有し、

単層構造のユニット集合手段(6)を時分割多重使用することにより等価的に階層構造のニューラルネットを形成することを特徴とする階層構造ニューラルネット。

【請求項2】請求項1記載のニューラルネットにおいて、ユニット間の結合重みを可変にできることを特徴とする階層構造ニューラルネット。

【発明の詳細な説明】

10 〔概要〕

単層のハードウェアを時分割多重化使用して多層化することを可能とする階層構造ニューラルネットのアーキテクチャに関し、。

単層のハードウェアを時分割多重化使用して等価的に 多層化することを可能とすることを目的とし、

複数のニューロンモデルを相互に接続することにより 形成されるニューラルネットにおいて、時分割多重化ア ナログ信号を外部からのデジタル重みデータとの積を生 成し、かつその積を時分割的にコンデンサを介して加え ることにより積分し、非線形出力関数を通した電圧を時 分割的に出力することを可能とするニューロンモデルの ユニットを複数設置して単層のユニット集合を形成する 単層ユニット集合手段と、前記単層ユニット集合手段の 出力を同じ単層ユニット集合の入力部に帰還する帰還手 段と、前記単層ユニット集合手段から出力される各ユニ 10 たれている。 ットからのアナログ信号を時分割多重化し、さらに前記 帰還手段を介して前記単層ユニット集合手段を時分割多 重使用するための制御を実行する制御手段とを有し、単 層構造のユニット集合手段を時分割多重使用することに より等価的に階層構造のニュートラルネットを形成する ように構成する。

〔産業上の利用分野〕

本発明はアレイ状に相互配線されたニューロンで構成 される階層構造のニューラルネットのハードウェア化に 係り、更に詳しくは単層のハードウェアを時分割多重化 20 使用して多層化することを可能とする階層構造ニューラ ルネットのアーキテクチャに関する。

数々のパターン認識問題が積分器と量子化器からなる アナログニューロンを相互に結合したニューラルネット によって解析できることがわかってきた。そして複数の ニューロンで構成されるニューラルネットは演算の並列 性が極めて高いという特徴がある。さらにこのようにニ ューラルネットで構成されるニューロコンピュータはパ ターン認識や認識処理、機械制御、信号処理などに利用*

> $x_{i} = \sum_{h} y_{h} \cdot W_{ih} + \theta$ $\cdot \cdot \cdot \cdot \cdot \cdot \cdot (1)$

..... (2) $y_i = f(x_i)$ の処理を行って出力するものである。

ここで、ynはユニットhの出力、ynはユニットiの出 力、Win はiユニットとhユニット間のリンクの重み、 fは非線形関数、θは閾値である。

ニューラルネットは、このようなユニットをネットワ ーク上に接続したものである。

ニューラルネットにおける学習の方式は種々あり、例 えば誤り訂正型の方法が使われる。この方式は、ネット ワークにある結合の重みのパターンをその時点で与え、 もし、そのパターンが間違っていた場合にはその結合の 重みを修正するという繰り返しによって最終的に正しい パターンを求めるというものである。

〔従来の技術〕

第10図は従来の階層構造ニューラルネットの概念図で ある。同図において、①はニューロンモデルのユニッ ト、②はシナプス結合のアークで、I1~I5は入力層のユ ニット、H1~H10は隠れ層のユニット、01~04は出力層 のユニットである。入力層の各ユニット11~15はそれぞ 50 て等価的に多層化することを可能とすることを目的とす

* され得ると考えられている。

例えば音声認識の分野においては入力音声情報列を音 声情報の標準パターンと対応づけることにより、入力音 声が何であるかを認識することができる。このようにニ ューラルネットはニューロンをネットワーク上に接続す ることにより、超並列処理を行い、高度な情報処理を高 速に行うことができ、広範囲な分野での利用が期待され ている。そしてニューラルネットの性能を引き出すため に必要とされるニューロンのハードウェア化の実現が待

第9図はニューロンモデルのブロック図である。ニュ ーロンモデルはニューラルネットの各ノードにあたる処 理要素であり、ユニットと呼ばれている。神経回路網、 すなわちニューラルネットの場合には、ユニットと伝達 線とを合わせてニューロン、すなわちユニットと呼び、 伝達線とユニットとの結合点をシナプス結合と呼ぶこと もある。それぞれの結合には重みと呼ばれる量が付加さ れている。この重みはユニット間の相互作用の強さを表 すパラメータであって通常Win でユニットhからユニッ トiへの結合とその結合の重みの両方をさす。ネットワ ークの学習は通常この重みを変化させることで実現され る。ニューラルネットの全ユニットの内部状態をネット ワークの状態というが、各ユニットではxiが内部活性化 レベルと呼ばれる内部状態になっている。

各ユニット i は前段のユニットからの重み付入力を受 けて、その総和を計算し、その値に適当な非線形関数 f をほどこしたものを出力とする。すなわち、ニューロン モデルは第9図に示すように他のニューロンモデル、す なわち他のユニットからの出力y_hに対して

れ後段のユニットH1~H10に共に接続され、例えばI1はH 1~H10にすべて接続された完全グラフになっている。こ のように、ニューラルネットを階層化することにより、 例えば、出力層における出力信号と帰還信号との2乗誤 差を最小にするように、出力層から逆向きに入力層に向 かって、結合の重みを修正していくという誤り逆伝搬学

習の法則が利用できる。すなわち、学習時には例えば結 合における重みとして適当なパターンを与え、ネットワ 40 ークから出力された出力値が目的の解でなければ、この 重みパターンをその誤差が小さくなるように変えていく ことになる。

〔発明が解決しようとする課題〕

従来の階層構造のニューラルネットは各層をそれぞれ 別にハードウェアで実現していたため、多量のユニット 配置と膨大なユニット間接続を必要とし、従って、多く のハード量と非常に複雑な回路とを必要とする、という 問題点が生じていた。

本発明は、単層のハードウェアを時分割多重化使用し

る。

〔課題を解決するための手段〕

第1図は本発明の構成図である。複数のニューロンモ デルを相互に接続することにより形成されるニューラル ネットにおいて、時分割多重化アナログ信号3を外部か らのデジタル重みデータ4との積を生成し、かつその積 を時分割的にコンデンサを介して加えることにより積分 し、単層ユニット集合手段6は非線形出力関数を通した 電圧を時分割的に出力することを可能とするニューロン モデルのユニット5を複数設置して単層のユニット集合 10 を形成し、帰環手段7は前記単層ユニット集合手段6の 出力を同じ単層ユニット集合の入力部に帰還し、制御手 段8は前記単層ユニット集合手段6から出力される各ユ ニット5からのアナログ信号を時分割多重化し、さらに 前記帰還手段7を介して前記単層ユニット集合手段6を 時分割多重使用するための制御を実行し、単層構造のユ ニット集合手段6を時分割多重使用することにより等価 的に階層構造のニューラルネットを形成することを特徴 とする。

〔作用〕

本発明のニューラルネットでは、単層のユニット集合のハードウェアを時分割多重使用することにより、等価的に階層構造ニューラルネットを形成している。さらに、ニューラルネットにおいて、ユニット間の結合重みを可変にできる。

〔実施例〕

次に本発明の実施例を図面を参照して説明する。

第2図は、本発明の階層構造ニューラルネットの構成の概念図である。同図において、U1、U2、U3は単層のニューロンすなわちユニット集合である。各ユニットから 30 出力される出力信号は同じバスに接続された帰還手段7によって帰還され同じユニット集合の入力になる構造で、本発明では単層のユニットU1~U3を時分割多重化使用して等価的に階層構造ニューラルネットを構成するものである。

第3図は、本発明のユニットの入出力電圧の波形を示すタイミング図である。

本発明のユニットでは、積和に対応する振幅を有するパルス電圧(D_1 , D_2 , D_3)と重みデータ(W_1 , W_2 , W_3)を時分割で入力し、内部で W_1 D₁ + W_2 D₂ + W_3 D₃ の積和を求め、さらにその結果を非線形関数演算し、 CS_{IN} がハイレベルのとき、その結果 D_{OUT} を出力する。そして、 CS_{OUT} の出力制御信号を出す。本発明では、この動作を単層のユニット集合のみを何度も使用し、等価的に多層化するものである。

第4図は第2図の本発明のニューラルネットで実現される等価的な階層構造ニューラルネットの概念図である。また第5図は第2図の本発明の時分割多重化使用ニューラルネットの伝送波形の詳細なタイミングチャートである。

6

第2図において、Wデータ1、Wデータ2、Wデータ 3はユニットU1、U2、U3にそれぞれ入力する可変の重み データである。まず第5図のタイムチャートに示される ように、データ入力線データからユニットU1、U2、U3に それぞれYD1、YD2、YD3が与えられ、それとともにユニ ットU1、U2、U3にそれぞれ重みデータWデータ1、Wデ ータ2、Wデータ3が時分割的に与えられる。すなわ ち、YD1と同時にWデータ 1 がユニット 11に時刻To 与え られ、次の時刻T₁においてYD2とWデータ2がユニットI 2に与えられ、次の時刻T₂にYD3とWデータ3とがユニッ ト13に与えられ、それぞれ積が計算されさらにシグモイ ド関数を通る。この場合、本発明を第4図の層構造ニュ ーラルネットに写像すると、ユニットの入力層I1、I2、 I3がそれぞれ本発明のU1、U2、U3に対応し、入力電圧と 重み電圧との積がそれぞれのユニット11、12、13で実行 されることを意味する。第4図のI1ユニットで、YD1と Wデータ1との積が計算され、さらにシグモイド関数を 通った出力値としてYIIが出力される。これは、隠れ層 のH1、H2に同時に与えられるが、第2図の本発明では隠 20 れ層に相当するユニットも同じユニットのU1、U2を用い て行われるため、I1に対応するU1から出力されたYI1は フィードバック線からなる帰還手段7を介して再び帰還 され、H1、H2に対応するU1、U2に時刻Taで与えられる。 このときの重みデータはそれぞれWデータ1、Wデータ 2で、同様にYIIとともにH1、H2に対応するU1、U2に与 えられる。同様に、第4図では、YD2とWデータ2との 積は12で計算され、その中にあるシグモイド関数を介し てI2からYI2が出力され、それがH1、H2に与えられる。 これを第2図で説明すれば、12の処理はU2で行われるた め、U2から出力されるYI2はフィードバック線を介して 再び帰還され、H1、H2に相当するU1、U2にそれぞれ同時 に時刻T₄で与えられる。同様に、13において実行された YD3とWデータとの積のシグモイド関数出力値はYI3で、 これも第4図では、H1、H2ともに与えられるため、第2 図の本発明ではH1、H2に対応するU1、U2に同時に時刻Ts において与えられる。

第4図において、H1、H2に出力されるYI1、YI2、YI3の各々にWデータ1、Wデータ2、Wデータ3をそれぞれ掛ける掛算動作が実行される。本発明では、第5図に40示されるように、この掛算動作は異なる時刻T3、T4、T5で実行され、その総和に対するシグモイド関数を通した出力値がYH1である。同様にユニットH2においてもYI1、YI2、YI3の各々に重みデータWデータ1、Wデータ2、Wデータ3が掛けられ、その総和がH2で実行されシグモイド関数の値がYH2となる。この動作は時分割で行われる。すなわち、後者の場合、YI1とWデータ1、YI2とWデータ2、YI3とWデータ3はそれぞれ異なる時刻T3、T4、T5でH2に対応するU2に入力され、それらの総和のシグモイド関数が出力され、その結果のYH2が出力される50タイミングはYH1と異なり、時刻T7である。

40

本発明ではこのように、H1、H2に対しても同じU1、U2 を用いて時分割処理が実行される。また、出力層01、0 2、03も同様に本発明ではU1、U2、U3を用いて実行され る。すなわち、第5図に示されるように、H1に対応する U1から出力されるアナログ電圧YH1は01、02、03に対応 するU1、U2、U3に時刻T。において入力され、H2に対応す るU2からの出力YH2は01、02、03に時刻T₁において与え られる。すなわち、本発明ではH1と01は同じユニットU1 であり、H2とO2は同じユニットU2であり、O3はU3に対応 するため、YH1と重みとの積はO1、O2、O3に対応するU 1、U2、U3において同時に行われる。YH2と重みデータと の積は異なる時刻Trにおいて01、02、03に対応するU1、 U2、U3で同時に行われる。そして01、02、03に対応する U1、U2、U3の各ユニットにおいて、積和がT₆とT₇で計算 されシグモイド関数を通した出力値としてYO1、YO2、YO 3が時刻T₈、T₉、T₁₀ において出力される。なお、第5図 に示される制御信号CS1、CS2、CS3、CS4は入力信号と重 みデータとの積をとりシグモイド関数を出すまでの計算 の実行を可能とする制御信号であり、例えば、CS1はU1 が実行状態となるときに1となるパルスである。そのた 20 めYI1、YH1、Y01がそれぞれ、時刻Ta、Ta、Taで入力さ れ、それに対応する重みデータが入力されているときに 1となっているパルス信号である。同様にCS2はYI2、YH 2、Y02がU2に入力されているときに1となるパルス信号 で、CS3はYI3、YH3、YO3がU8に入力されているときに1 となるパルス信号である。また、制御信号CS4はユニッ トU3から出力されるもので、U3の演算実行後に出される パルスとなる。

このように本発明では、単層のユニット集合を時分割 多重使用して等価的に階層構造のニューラルネットを構 成するものである。

第6図は本発明のユニットのブロック図である。

- (I) 部は入力部である。入力信号は前時刻の複数のユニットから出力された時分割アナログ入力である。この入力パルス電圧は、入力インピーダンスが無限大で、出力インピーダンスが0である1倍のアンプすなわち、バッファで整形され、出力されるが、この入力部にオフセットキャンセル機能がある。オフセットキャンセル制御部からオフセットコントロール信号が与えられると、オフセットキャンセル部を介してそのバッファに強制的に0電圧が入力され、次段に接続される各部のオペアンプの出力にオフセット電圧を発生させ、後述する機能によりオフセットをキャッセルするようにしている。
- (II) 部は掛算部である。入力部から出力された時分割アナログ信号の各アナログ信号パルス電圧を正負切換回路に入力し、デジタル重みデータの符号ビット(SIGN)に従って興奮性の正電圧または抑制性の負電圧に切り換え、D/Aコンバータに入力する。D/Aコンバータにはデジタル重みデータの数値ビットのMSBからLSBまで入力され、正負切換回路から出力された電圧をD/Aコンバー

タの内部にあるR-2R方式の抵抗回路に与える。このことにより、数値ビットに対応した重み電流がR-2R方式の抵抗回路に流れ、結果として、D/Aコンバータの出力には、アナログ信号とデジタル重みデータとの積が生成され、バッファから出力される。この掛算部(II)の機能によりニューロン間の重みが可変にでき、ニューラルネットの特性を動的に変化させることができ、外部制御によりネットワークの学習が可能となる。

- (III) の部分は加算部である。ここでは、掛算部の結果、すなわち時分割多重化アナログ信号とデジタル重みデータとの積の結果の電圧は積分器に入力されるが、入力される信号は振幅値の異なるパルス電圧であり、これが時分割で入力されるので、時分割加算制御部の制御に従って次段の積分器の内部にあるコンデンサにそのアナログ信号とデジタル重みデータとの積の和が貯えられる。さらにオフセットキャッセル制御部の制御に従って入力電圧を強制的に0にした時のコンデンサの電圧をスイッチによって反転させ、実際の入力が加算された結果からこのオフセット電圧を引くことによりオフセット電圧をキャンセルしている。この回路によって精度が低下することを防いでいる。
- (IV) の部分はサンプル/ホールド部である。積分器の出力が(IV) 部のサンプル/ホールド部に入力され、コンデンサにその値がホールドされるが、ここでも、オフセットキャンセル機能を持たせている。すなわちオフセットキャンセル制御部からの制御に従って次段の回路に発生するオペアンプのオフセット電圧をオフセットキャンセル部にフィードバックし、そのオフセット電圧をキャンセルするようにしている。
- (V) の部分はシグモイド関数発生回路で、サンプル /ホールド部においてサンプル/ホールドされたアナロ グ信号とデジタル重みデータとの積の和がシグモイド関 数回路に入力される。
- (VI) の部分はの出力部である。本発明ではユニットから次の時刻へのユニット(ただし、同一の層にある)へは必ず時分割のアナログ電圧で伝送するため、出力制御部に入力される出力制御入力信号の制御により、シグモイド関数によって生成された出力電圧は時分割アナログ出力部によって適当な時間に出力される。また、ユニット間の相互の時間間隔を制御するために出力制御出力信号が外部に伝送される。

第7図は、本発明のニューラルネットのユニットの詳細図である。本発明のユニットでは入力部(I)、掛算部(II)、加算部(III)、サンプル/ホールド部(IV)、非線形関数部(V)、及び出力部(VI)から構成されている。

入力部(I)はオフセットキャンセル部11と、1倍のバッファ9から構成されている。1倍のバッファ9はオペアンプの出力を一端子にフィードバックし、+端子に入力電圧を入力することによって構成される。データ入

力はアナログの時分割されたパルス信号である。00はオフセットコントロール信号であり、これが1のときアナログスイッチ26がオンし、1倍のバッファ9には、0電圧が強制的に設定される。一方、オフセットコントロール信号00が、0のときアナログスイッチ26はオフされ、アナログスイッチの他方25がオンし、データ入力が1倍のバッファ9に入力される。すなわち、オフセットコントロール信号00が1である場合には、ニューロンモデルのユニットには0ボルトが強制的に入力されて次段の回路のオペアンプの出力に生じるオフセット電圧に対するオフセットのキャンセルの動作を行うようにしている。

正負切換回路12は2つの倍数器をカスケード結合して 構成されている。倍数器では入力抵抗(10KΩ)とフィ ードバック抵抗 (10KΩ) によって10/10、すなわち1倍 の電圧の反転したものが形成され、それを1段だけを通 すか、2段を通すかによってアナログ電圧の符号を決定 している。その制御電圧はデジタル重みデータの符号ビ ット (SIGN) であり、このSIGNビットはMOSスイッチ30 のゲートに接続されている。符号ビットが1である場合 に入力部からの入力電圧は第1段目の倍数器で反転さ れ、さらにスイッチ27もオンしているので後段の倍数器 も通り、結果として正相となる。また符号ビットが0で ある場合には、反転回路28を介して、スイッチ29がオン となる。この時スイッチ27と30はオフしているため、入 力部からの入力電圧はスイッチ29を介して後段のオペア ンプ31の一端子に入力される。従って、前段の抵抗32と 後段のオペアンプのフィードバックの抵抗33とによって 倍数器が形成され、1倍された形で反転される。すなわ* * ち、符号ビットの正負によって入力部の入力が正または 負の電圧として形成され、これが、興奮性と抑制性のシ ナップス結合に従った電圧となる正負切換回路12からの 出力は掛算部の中にあるD/Aコンバータ13のR-2R抵抗 回路網の34の点に入力される。

10

R-2R方式のD/Aコンバータをまず説明する。MSBから LSBまでのデジタル重みによって内部のスイッチはオン またはオフをとる。デジタル値が1である場合に、電流 は右側のスイッチ35が通って、オペアンプ36の仮想接地 点37′に流れ込む。オペアンプ36の仮想接地点37′は+ 端子と同じ電圧になるように制御され、これがグランド であるから仮想的な0ボルトである。スイッチの状態に 関わらず、2Rの抵抗には電流が流れ、デジタル値の値に 従ってその2Rに流れる重み電流が仮想接地点37′の方に 流れるかどうかが決定される。1番右の2Rに流れる電流 をiとする。右から2番目すなわちLSBに対応する2Rは 1番右の2Rに係る電圧を2Rで割った値であるから2R×i ÷2Rでiとなる。従って1番右の横方向のRには電流i が流れる。右から3番目の2Rには2R×i+R×2iの電圧 20 がかかり、これを2Rで割るから2iの電流が流れる。以下 同様で左に行くに従って4i,8iとなって2のべき乗で増 える電流になる。この2のべき乗になった重み電流をオ ペアンプの方に流すか流さないかを決めているのがMSB からLSBである。従って、デジタル重みに対応する電流 が2のべき乗の形で仮想接地に入りこみ、オペアンプの 入力インピーダンスは無限大であるから、この電流がオ ペアンプ36の帰還抵抗37に流れる。従って、出力電圧V our は入力電圧をEとすれば、

$$V_{out} = -\frac{E}{2^n} \times (D_o + 2 \times D_i + 2^2 \times D_z)$$

 $+\cdot\cdot\cdot+2^{n-1}\times D_{n-1}$

となる。ここで、DoはLSBで、Don がMSBであるとする。 すなわち、掛算部の出力は入力電圧に重みを掛けた値に なっている。その重み係数はMSBからLSBに入力されるデ ジタル値で制御されることになる。

次に加算部 (III) を説明する。加算部 (III) は38の Rr と帰還キャパシタCr による積分器である。加算部の入力部には時分割加算制御部15があり、サンプル/ホールド信号S/H信号が1のとき掛算部の出力電圧がオペアンプの仮想接地点39に入力され、S/H信号が0のとき反転回路40によりスイッチ41がオンとなって掛算部の出力がRrを介してグランドに接続されるので加算部の帰還キャパシタCr には加算されないことになる。今、S/H信号が1のとき、掛算部の出力電圧はRrを介してオペアンプ39の一端子に入力し、入力電圧をRrで割った電流が仮想接地を介して帰還キャパシタCr の方に入力される。キャパシタCr を含む積分回路の帰還回路42には4つのスイッチを用いてオフセットキャンセル機能が付加されている。

今オフセットコントロール信号OCが1になったとする と、スイッチ43と44がオンで、45と46がオフとなる。オ フセットコントロールOCは入力部2にも入力され、これ が1である場合にはデータ入力は強制的には0にされ る。この場合、正負切換回路及び掛算部のD/Aコンバー タを介してもしオフセットがなければ、D/Aコンバータ 40 の出力は 0 ボルトとなる。しかし、オペアンプがあるた めにオフセット電圧が生じ、そのオフセット電圧が加算 部のCrに蓄えられる。オフセットコントロール信号OCが 0のときには、データインプットに入力電圧が与えら れ、それに対応する掛算部の出力がRrを介してCrに入力 される。この場合、前のオフセットコントロール信号が 1である場合と違ってCrの+-の極性は逆である。その ため、入力信号が入力されたときに生じるオフセット電 圧はOCを1にすることにより、G の極性が変わり、結果 として、オフセットがキャンセルされることになる。な 50 お、スイッチ47はリセット信号によって制御され、リセ

11

ット信号が与えられた場合に、加算部の出力を強制的に 0にリセットするものである。

加算部(III)の出力はサンプル/ホールド回路5の 入力となる。サンプル/ホールド部5では、サンプル/ ホールド制御信号S/Hor が 1 である場合に、スイッチ48 を介して加算部4の出力がコンデンサいに蓄えられる。 S/Hor 信号が 1 である場合には、反転回路54′によって スイッチ50の制御信号は0となり、コンデンサいの一方 の端子はグランドに接地されず、スイッチ51がオンにな ることによりユニットの最終出力データの信号がそのス イッチ51を介して入力される。すなわち、その時の最終 出力信号がフィードバックされてコンデンサいの下側に 与えられる。従って、C。のコンデンサには、加算器の出 力から最終出力データの値を引いた電圧が保持される。 一方S/Hour 制御信号が0のときには、スイッチ49と50が オンし、コンデンサいの下側はグランドとなり、結果と していに蓄えられた電圧、すなわち加算部の出力から最 終出力値を引いた電圧値がスイッチ49を介して1倍のオ ペアンプの+側に入力される。そしてバッファ53を介し てシグモイド関数の入力となる。また、S/Hor 制御信号 が1のときスイッチ48がオンし、Chには加算器の出力値 と最終出力値との差の電圧が蓄えられているときには、 スイッチ52がオンしている。そのためバッファ53には0 ボルトが強制的に入力される。この時にシグモイド関数 及びオペアンプを介してデータアウトにはオフセット電 圧が生成される。これがスイッチ51を介していの下側に 入力される。従ってS/Hom 制御信号がOの時点、すなわ ちスイッチ49がオンでスイッチ52がオフである場合に は、C。に蓄えられた電圧、すなわち(加算部の出力ーオ フセット電圧)がバッファ53とシグモイド関数を介して 最終出力になるが、オフセットコントロール信号OCが1 になると、この時に生成されるオフセット電圧も Δ v で あるから結果としてオフセット電圧がキャンセルされる ことになる。

シグモイド関数を生成する非線形関数部 (V) は非線 形回路選択制御部22があり、SelSig信号を1にするとスイッチ55がオンし、シグモイド関数がオペアンプ56に入力される。しかし、SelSig信号が0の時には反転回路57を介してスイッチ58の制御信号が1となってそれがオンし、シグモイド関数の出力はカットされる。すなわちSe 40 lSig信号が0の時には、サンプル/ホールドの出力電圧がシグモイド関数を介さずに直接オペアンプ56に入力される。オペアンプ56は本質的には出力を一端子に直接帰還する1倍のオペアンプでバッファの働きをする。すなわち出力インピーダンスを0にするバッファとなる。

出力部 (VI) には時分割アナログ出力部24と出力制御 部23が接続されている。CS_{IM} が 1 のときにはスイッチ59 がオンで、スイッチ61もオンであるため、最終出力値が 一端子にフィードバックされて、1 倍のオペアンプとし て働く。それと同時に最終出力値がサンプル/ホールド 50

12

部5にフィードバックされる。一方、CSM が0のときスイッチ60がオンになり、スイッチ61がオフになる。すなわちバッファ56の出力はデータアウト線には出力されないことになる。しかし、スイッチ60がオンすることによって1倍のバッファを形成するようにしているため問題なく実行される。出力制御部23はCSM によって出力パルス電圧を伝達するかどうかを決める回路である。このCSM をディレイ回路を介してCSM にし、他のユニット

(ただし、同じ層にある) に対する出力アナログ信号の時間タイミングを決定することになる。すなわち、本発明では出力部からのアナログ信号は時分割で伝送されるため、他のユニットからのアナログ信号と競合しない。

第8図は本発明のニューロボードのブロック図である。同図において、62はバスインターフェース部で、ニューロボードとシステムとのインターフェースを行うもの、63は入出力制御部でネットワーク部へのデータの入出力を制御するもの、64はネットワーク部で単層のユニット集合で時分割多重使用により等価的に階層構造のニューラルネットが形成されているもの、65はメモリでニューラルネットのデジタル重みデータを格納するもの、66はネットワーク制御部でネットワークの単層構造を時分割多重使用により多層化するための同期制御信号を出力する制御部である。

本発明のニューロボードでは、ネットワーク制御部66でユニット総数よりネットワーク構造を決定し、かつユニットの重みはメモリ65より出力され、学習時に刻々と変わる重みデータもこのメモリに入力される。またネットワーク64へのデータ入出力は入出力制御部63より行われ、結果として層構造ニューラルネットの学習及び実行処理がニューロボードレベルで行われる。

〔発明の効果〕

本発明によれば、単層のユニット集合のみのハードウェア構成で、等価的に階層構造のニューラルネットを実現することができ、従って大量のユニット配置とユユニット間接続を必要とせず、極めて実用的なニューラルネットを構成することができる。

【図面の簡単な説明】

第1図は本発明の構成図、

第2図は本発明の階層構造のニューラルネットの概念 図、

第3図は本発明のユニットの入出力電圧の波形を示すタイミング図、

第4図は第2図の本発明のニューラルネットで実現される等価的な階層構造ニューラルネットの概念図、

第5図は第2図の本発明の時分割多重化使用ニューラルネットの伝送波形のタイミングチャート、

第6図は本発明のユニットのブロック図、

第7図は本発明のニューラルネットのユニットの詳細図、

第8図は本発明のニューロボードのブロック図、

14

第9図はニューロンモデルのブロック図、 第10図は従来の階層構造ニューラルネットの概念図である。

3……時分割多重化使用アナログ信号

4……デジタル重みデータ

5……ユニット

*6……単層ユニット集合部

7 ……帰還部


8 ……制御部

11~15……入力層のユニット


H1~H10……隠れ層のユニット

* 01~04……出力層のユニット


【第1図】




本発明の 構成図



本発明の 階層構造ニューラルネットの構成の概念図




第 2 図 の本発明のニューラルネットで実現される 等価的な階層構造ニューラルネットの概念-図



DATA - INPUT・時分割アナログ入力 W-DATA・重みデータ CSin·出力制御入力 CSout·出力制御出力


DATA-OUTPUT 時分割アナログ出力

本発明のユニットの入出力電圧の波形を示すタイミング図




因の本発明の時分割|多重化使用ニューラルネットの伝送液形の詳細なタイミングチャー N ৮






本発明のユニットのプロック図

【第7図】




【第8図】



本発明のニューロボードのブロック図

【第9図】



yh : hユニットからの出力

wih : hユニットと ユニットとの重み


xi: 内部活性化しベル

f : 非線形関数

yi : lユニットの出力

ニューロンモデルのプロック図

【第10図】



従来の階層構造ニューラルネットの概念図

フロントページの続き

(72)発明者	松田 俊春 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内	(72)発明者	吉沢 英樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
(72)発明者	浅川 和雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内	(72)発明者	市來 宏基 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
(72)発明者	加藤 英樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内	(72)発明者	岩本 弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

(72)発明者 土屋 主税

神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 石川 勝哉

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 杉浦 義英

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内